SKハイニックス、AIのボトルネック解消へ「HBF」規格を2027年1月策定

アン・ヒョン社長「容量はHBMの10倍」

「高帯域幅フラッシュ（HBF）は、既存の高帯域幅メモリー（HBM）に比べて帯域幅は半分程度にとどまるが、容量は10倍以上に増やせる。急増する人工知能（AI）推論需要に伴うメモリーデータ移動のボトルネックを克服していく」

SKハイニックスのアン・ヒョン開発総括（CDO）社長は10月14日、ソウル・三成洞のCOEXで開かれた「半導体大展（SEDEX）2026」の基調講演で、HBMの限界を補う次世代AIメモリーの解決策としてHBFと3D積層DRAMを提示した。

アン社長は、AIインフラの性能規模は2026年を1とすると2030年には20倍に拡大するとの見通しを示した。推論サービスのリクエスト量が年7倍のペースで増えるなか、「メモリーは単なる部品にとどまらず、新たな階層を構築してボトルネックを解消しなければならない」と強調した。

HBFは、DRAMの代わりにNANDフラッシュを垂直に積み上げ、シリコン貫通電極（TSV）で接続する次世代メモリーだ。NANDはDRAMより応答速度が遅く、書き換え寿命にも制約がある。ただ、AI推論ではデータの読み取り作業量が書き込みに比べて数十万倍多い。

SKハイニックスは、データを先回りして読み込む「プリフェッチ」技術を適用し、NANDの速度面の限界を補った。2027年1月に最終的な技術規格を整え、エコシステムを構築する構想だ。

SKハイニックスがもう一つの中核技術として示した3D積層DRAMは、画像処理半導体（GPU）やニューラル処理装置（NPU）の上にDRAMを直接積み上げる方式だ。従来のHBMに比べてデータ移動距離を短くできる利点がある。

一方、中国の長鑫存儲科技（CXMT）が次世代サーバー向けDRAM技術「4F²」の適用を予告するなか、サムスン電子（Samsung Electronics）も同技術を開発中だと明らかにした。ソン・ジェヒョク最高技術責任者（CTO、社長）は同日、開発の進捗について「懸命に取り組んでいる」と語った。4F²はDRAMセル1個が占める面積を示す単位で、既存の6F²構造に比べてセル面積を約3分の1縮小できる次世代技術だ。

ノ・ユジョン／ウォン・ジョンファン記者 yjroh@hankyung.com